Top 10 de los artículos

YouTube
Gmail
Goole
GayRomeo
Números chinos
Números romanos
Orkut
Costco
Sistema porta hepático
El mundo Factbook

News:

Convertidor de analógico a digital

convertidor de analógico a digital (abreviado ADC, DE ANALÓGICO A DIGITAL o A a D) es un circuito integrado electrónico, que convierte continuo señales a discreto digital números. La operación reversa es realizada por a convertidor de digital a analógico (DAC).

Típicamente, un ADC es electrónico dispositivo que convierte un análogo de la entrada voltaje (o actual) a a digital número. La salida digital puede utilizar diversos esquemas de codificación, por ejemplo binario, Código gris o complemento de dos binario. Sin embargo, algún no electrónico o solamente dispositivos parcialmente electrónicos, por ejemplo codificadores rotatorios, se puede también considerar ADCs.

Contenido

Conceptos

Resolución

La resolución del convertidor indica el número de valores discretos que puede producir sobre la gama de valores análogos. Los valores se almacenan generalmente electrónicamente adentro binario forme, así que la resolución se expresa generalmente adentro pedacitos. En consecuencia, el número de los valores discretos disponibles, o los “niveles”, es generalmente una energía de dos. Por ejemplo, un ADC con una resolución de 8 pedacitos puede codificar una entrada análoga a una en 256 diversos niveles, desde entonces 28 = 256. Los valores pueden representar se extienden a partir de la 0 a 255 (es decir. entero sin signo) o a partir la -128 a 127 (es decir. entero con signo), por ejemplo, dependiendo del uso.

La resolución se puede también definir eléctricamente, y expresar adentro voltios. La resolución del voltaje de un ADC es igual a su gama total de la medida del voltaje dividida por el número de intervalos discretos como en el fórmula:

Donde:

Q es resolución en voltios por el paso (voltios por código de salida),
EFSR es la gama a gama completa del voltaje = VRefHi − VRefLo y
M es la resolución del ADC en pedacitos.

El número de intervalos es dado por el número de los niveles disponibles (códigos de salida), que es: N = 2M


Algunos ejemplos pueden ayudar:

  • Ejemplo 1
    • A gama completa gama de la medida = 0 a 10 voltios
    • La resolución del ADC es 12 pedacitos: 212 = 4096 niveles del quantization (códigos)
    • La resolución del voltaje del ADC es: (10V - 0V)/4096 códigos = 10V/4096 códigos 0.00244 voltios/código 2.44 mV/code
  • Ejemplo 2
    • A gama completa gama de la medida = -10 a +10 voltios
    • La resolución del ADC es 14 pedacitos: 214 = 16384 niveles del quantization (códigos)
    • La resolución del voltaje del ADC es: (10V - (- 10V)) /16384 códigos = 20V/16384 códigos 0.00122 voltios/código 1.22 mV/code
  • Ejemplo 3
    • A gama completa gama de la medida = 0 a 8 voltios
    • La resolución del ADC es 3 pedacitos: 23 = 8 niveles del quantization (códigos)
    • La resolución del voltaje del ADC es: (− 0 V de 8 V) /8 cifra = 8 códigos V/8 = 1 voltio/código = 1000 mV/code


En la práctica, el código de salida más pequeño (“0” en un sistema sin firmar) representa una gama del voltaje que sea 0.5X (mitad-ancho) de la resolución del voltaje del ADC (q) mientras que el código de salida más grande representa una gama del voltaje que sea 1.5X (el 50% más ancho) de la resolución del voltaje del ADC. El otro N los códigos del − 2 son todos igual en anchura y representan la resolución del voltaje del ADC (q) calculada arriba. Hacer esto centra el código en un voltaje de entrada que represente Mdivisión del th de la gama de voltaje de entrada. Por ejemplo, en el ejemplo 3, con 3 el pedacito ADC atravesando una gama de 8 V, cada uno de N las divisiones representarían 1 V, a menos que el 1r (“0” códigos) que es 0.5 V de par en par, y el último (código “7”) que es 1.5 V de par en par. Haciendo esto el “1” código atraviesa una gama del voltaje a partir de la 0.5 a 1.5 V, a los “2” palmos del código una gama del voltaje a partir del 1.5 a 2.5 V, etc. Así, si la señal de entrada está en 3/8ths del voltaje a gama completa, entonces las salidas del ADC que los “3” cifran, y harán para tan largo que el voltaje permanece dentro de la gama de 2.5/8ths y de 3.5/8ths. Esta práctica se llama operación de la “Mediados de-Pisada”. Este tipo de ADC se puede modelar matemáticamente como:

La excepción a esta convención se parece ser el procesador del microchip PIC, donde todos M los pasos son anchura igual. Se llama esta práctica “Mediados de-Se levanta con” la operación compensada.

En la práctica, la resolución útil del convertidor es limitada por cociente signal-to-noise de la señal en la pregunta. Si hay demasiado ruido presente en la entrada análoga, será imposible resolver exactamente más allá de algunos pedacitos de la resolución, el “número eficaz de pedacitos” (ENOB). Si a preamplificador se ha utilizado antes de la conversión DE ANALÓGICO A DIGITAL, el ruido introducido por el amplificador es un factor que contribuía importante hacia el SNR total. Mientras que el ADC producirá un resultado, el resultado no es exacto, puesto que sus pedacitos más bajos están midiendo simplemente ruido. cociente signal-to-noise debe ser el DB alrededor 6 por el pedacito de la resolución requerido.

Tipo de la respuesta

ADCs linear

La mayoría del ADCs está de un tipo conocido como linear, aunque la conversión de analógico a digital es un proceso intrínsecamente no linear (puesto que el traz de un espacio continuo a un espacio discreto es una operación por trozos-constante y por lo tanto no linear). El término linear según lo utilizado aquí significa que la gama de los valores de la entrada que traz a cada valor de la salida tiene una relación linear con el valor de la salida, es decir, ese el valor de la salida k se utiliza para la gama de los valores de la entrada de

m(k + b)

a

m(k + 1 + b),

donde m y b son las constantes. Aquí b es típicamente 0 o −0.5. Cuando b se refiere = 0, el ADC como mediados de-levántese, y cuando b = −0.5 se refiere como mediados de-pisada.

ADCs no linear

Si función de la densidad de la probabilidad de una señal que es convertida a digital está uniforme, entonces el cociente signal-to-noise concerniente al ruido del quantization es el mejor. Debido a esto, es generalmente pasar la señal con su función de distribución acumulativa (CDF) antes del quantization. Esto es bueno porque las regiones que son más importantes consiguen quantized con una resolución mejor. En el proceso del dequantization, el CDF inverso es necesario.

Éste es el mismo principio detrás del compansores utilizado en algunos grabar-registradores y otros sistemas de comunicación, y se relaciona con entropía maximización. (Nunca confunda compansores con compresores!)

Por ejemplo, una señal de la voz tiene a Distribución de Laplacian. Esto significa que la región alrededor de los niveles más bajos, cerca de 0, lleva más información que las regiones con amplitudes más altas. Debido a esto, ADCs logarítmico es muy común en sistemas de comunicación de voz aumentar gama dinámica de los valores representables mientras que conserva fidelidad fino-granular en la región de la bajo-amplitud.

Un de ocho bites uno-ley o μ-ley el ADC logarítmico cubre el ancho gama dinámica y tiene una alta resolución en la región crítica de la bajo-amplitud, de que requeriría de otra manera 12 un pedacito ADC linear.

Exactitud

Un ADC tiene varias fuentes de errores. Quantization error y (si se asume que el ADC se piensa para ser linear) nolinearidades es intrínseco a cualquier conversión de analógico a digital. Hay también un supuesto error de la abertura cuál es debido a un reloj inquietud y se revela al convertir una señal a digital (no un solo valor).

Estos errores se miden en una unidad llamada LSB, para que es una abreviatura menos pedacito significativo. En el ejemplo antedicho de un ADC de ocho bites, un error de un LSB es 1/256 de la gama completa de la señal, o cerca de 0.4%.

Error del Quantization

Artículo principal: Ruido del Quantization

El error del Quantization es debido a la resolución finita del ADC, y es una imperfección inevitable en todos los tipos de ADC. magnitud de quantization el error en el instante de muestreo está entre cero y la mitad de un LSB.

En el caso general, la señal original es mucho más grande de un LSB. Cuando sucede esto, error del quantization no se correlaciona con la señal, y tiene a distribución uniforme. Su RMS el valor es desviación de estándar de esta distribución, dado cerca . En el ejemplo de ocho bites del ADC, esto representa 0.113% de la gama completa de la señal.

En los niveles inferiores el error el cuantificar siente bien al dependiente de la señal de entrada, dando por resultado la distorsión. Esta distorsión se crea después del filtro del anti-aliasing, y si estas distorsiones son sobre el 1/2 la tarifa de la muestra ellas voluntad alias nuevamente dentro de la venda audio. Para hacer la independiente del error el cuantificar de la señal de entrada, el ruido con una amplitud de 1 paso del quantization se agrega a la señal. Esto reduce levemente cociente de la señal/interferencia, pero elimina totalmente la distorsión. Se conoce como estremecimiento.

Non-linearity

Todo el ADCs sufre de los errores del non-linearity causados por sus imperfecciones físicas, haciendo su salida desviarse de una función linear (o de una cierta otra función, en el caso de un ADC deliberadamente no linear) de su entrada. Estos errores se pueden atenuar a veces cerca calibración, o prevenido probando.

Los parámetros importantes para las linearidades son non-linearity integral (INL) y non-linearity diferenciado (DNL). por lo tanto usted necesita hacer un cálculo cuidadoso cuando usted hace la convergencia.

Error de la abertura

Imagínese que estamos convirtiendo una onda del seno a digital x(t) = Asin2πf0t. A condición de que el tiempo real del muestreo incertidumbre debido a inquietud del reloj es Δt, el error causado por este fenómeno se puede estimar como .

Uno puede ver que el error es relativamente pequeño en las frecuencias bajas, pero puede llegar a ser significativo en los de alta frecuencia.

Este efecto puede ser no hecho caso si es relativamente pequeño con respecto a cuantificar error. Los requisitos de la inquietud se pueden calcular usando el fórmula obvio siguiente: , donde está un número de pedacitos q del ADC.

Resolución del ADC Frecuencia de la entrada
44.1 kilociclos 192 kilociclos 1 megaciclo 10 megaciclos 100 megaciclos
8 28.2 ns 6.48 ns ns 1.24 124 picosegundos 12.4 picosegundos
10 7.05 ns ns 1.62 311 picosegundos 31.1 picosegundos 3.11 picosegundos
12 ns 1.76 405 picosegundos 77.7 picosegundos 7.77 picosegundos 777 fs
14 441 picosegundos 101 picosegundos 19.4 picosegundos 1.94 picosegundos 194 fs
16 110 picosegundos 25.3 picosegundos 4.86 picosegundos 486 fs 48.6 fs
18 27.5 picosegundos 6.32 picosegundos 1.21 picosegundos 121 fs fs 12.1
24 430 fs 98.8 fs fs 19.0 1.9 fs 190 como

Esta tabla demuestra, por ejemplo, que no está digno de usar los 24 pedacitos exacto ADC para la grabación de sonidos si no tenemos inquietud ultra baja reloj. Uno debe considerar el tomar de este fenómeno en consideración antes de elegir un ADC.

Tarifa del muestreo

La señal análoga es continuo en tiempo y es necesario convertir esto a un flujo de valores digitales. Por lo tanto se requiere definir la tarifa en la cual los nuevos valores digitales se muestrean de la señal análoga. El índice de nuevos valores se llama tarifa del muestreo o frecuencia de muestreo del convertidor.

Una señal bandlimited continuamente que varía se puede muestrear (es decir, los valores de la señal en los intervalos del tiempo T, el tiempo del muestreo, se mide y se almacena) y entonces la señal original puede estar exactamente reproducido de los valores del tiempo discreto por interpolación fórmula. La exactitud es limitada por error del quantization. Sin embargo, esta reproducción fiel es solamente posible si la tarifa del muestreo es más alta de dos veces la frecuencia más alta de la señal. Esto es esencialmente qué se incorpora a Teorema del muestreo de Shannon-Nyquist.

Puesto que un ADC práctico no puede hacer una conversión instantánea, el valor de la entrada se debe necesariamente llevar a cabo constante durante el tiempo que el convertidor realiza una conversión (llamada tiempo de la conversión). Un circuito de entrada llamado a muestra y asimiento realiza esto tarea-en la mayoría de los casos usando a condensador para almacenar el voltaje análogo en la entrada, y usar un interruptor o una puerta electrónico de desconectar el condensador de la entrada. Mucho ADC circuitos integrados incluya la muestra y el subsistema del asimiento internamente.

Aliasing

Todo el trabajo de ADCs muestreando su entrada en los intervalos discretos del tiempo. Su salida es por lo tanto un cuadro incompleto del comportamiento de la entrada. No hay manera de saber, mirando la salida, qué la entrada hacía entre un instante de muestreo y el siguiente. Si la entrada se sabe para cambiar lentamente comparó a la tarifa del muestreo, después puede ser asumido que el valor de la señal entre dos instantes de la muestra estaba en alguna parte entre los dos valores muestreados. Si, sin embargo, la señal de entrada está cambiando rápidamente comparó a la tarifa de la muestra, entonces esta asunción es inválida.

Si los valores digitales producidos por el ADC están, en alguno una fase más posterior en el sistema, convertido de nuevo a valores análogos por a digital al convertidor de análogo o DAC, es deseable que la salida del DAC sea una representación fiel de la señal original. Si la señal de entrada está cambiando mucho más rápidamente que la tarifa de la muestra, después ésta no será el caso, y señales falsas llamadas alias será producido en la salida del DAC. La frecuencia del aliased la señal es la diferencia entre la frecuencia de la señal y la tarifa del muestreo. Por ejemplo, un sinewave de 2 kilociclos que es muestreado en 1.5 kilociclos sería reconstruido como sinewave de 500 hertzios. Se llama este problema aliasing.

Evitar aliasing, la entrada a un ADC debe ser low-pass filtrado para quitar frecuencias sobre mitad del muestreo clasifique. Este filtro se llama anti-aliasing fíltrese, y es esencial para un sistema práctico del ADC que se aplique a las señales análogas con el contenido de una frecuencia más alta.

Aunque el aliasing en la mayoría de los sistemas es indeseado, debe también ser observado que puede ser explotado para proporcionar abajo-mezclarse simultáneo de una señal de alta frecuencia band-limited (véase mezclador de la frecuencia).

Estremecimiento

En convertidores de A a de D, el funcionamiento puede ser el usar mejorado estremecimiento. Ésta es una cantidad muy pequeña de ruido al azar (ruido blanco) cuál se agrega a la entrada antes de la conversión. Su amplitud se fija para estar sobre la mitad del menos pedacito significativo. Su efecto es hacer el estado del LSB oscilar aleatoriamente entre 0 y 1 en presencia de niveles muy bajos de la entrada, más bien que de pegarse en un valor fijo. Más bien que la señal que consigue simplemente cortada en conjunto en este nivel bajo (que esté siendo solamente quantized a una resolución de 1 pedacito), prolonga el alcance efectivo de las señales que el convertidor de A a de D puede convertir, a expensas de un aumento leve en ruido - el error del quantization se difunde con eficacia a través de una serie de valores del ruido que sea menos desagradable lejano que un atajo duro. El resultado es una representación exacta en un cierto plazo la señal. Un filtro conveniente en la salida del sistema puede recuperar así esta variación pequeña de la señal.

Una audioseñal del nivel muy bajo (con respecto a la profundidad del pedacito del ADC) muestreado sin estremecimiento suena torcida extremadamente y desagradable. Sin estremecimiento el nivel bajo rinde siempre un “1” de la A a la D. Con estremecerse, el nivel verdadero del audio todavía se registra como una serie de valores en un cierto plazo, más bien que serie de pedacitos separados en un instante a tiempo.

Un proceso virtualmente idéntico, también llamado estremecimiento o el estremecerse, es de uso frecuente al cuantificar imágenes fotográficas a un poco número de pedacitos por imagen del pixel- llega a ser más ruidoso pero a las miradas del ojo lejos más realistas que la imagen quantized, que de otra manera se congriega. Este proceso análogo puede ayudar a visualizar el efecto del estremecimiento en una audioseñal análoga que se convierta a digital.

El estremecerse también se utiliza en sistemas que integran por ejemplo metros de la electricidad. Puesto que los valores se agregan juntos, el estremecerse produce los resultados que son más exactos que el LSB del convertidor de analógico a digital.

Oversampling

Generalmente, las señales se muestrean en la tarifa mínima requerida, para la economía, con el resultado que es el ruido del quantization introdujo ruido blanco extienda por la venda del paso del conjunto del convertidor. Si una señal se muestrea en una tarifa mucho más arriba que Frecuencia de Nyquist y entonces digital filtrado para limitarlo a la anchura de banda de la señal, cociente signal-to-noise debido a ruido del quantization sea más alto que si la venda disponible del conjunto había sido utilizada. Con esta técnica, es posible obtener una resolución eficaz más grande que lo proporcionada por el convertidor solamente.

Estructuras del ADC

Éstas son las maneras mas comunes de poner un ADC en ejecución electrónico:

  • A conversión directa ADC o flash ADC tiene un banco de comparadores, cada leña para su gama descifrada del voltaje. El banco del comparador alimenta a circuito de lógica eso genera un código para cada gama del voltaje. La conversión directa es muy rápida, pero tiene generalmente solamente 8 pedacitos de la resolución (255 comparadores - puesto que el número de los comparadores requeridos es 2n - 1) o menos, como él necesita un circuito grande, costoso. ADCs de este tipo tiene un grande dado tamaño, una alta entrada capacitancia, y es el producto propenso interferencias en la salida (haciendo salir un código de la hacia fuera-de-secuencia). El escalamiento a más nuevas tecnologías submicron no ayuda pues la unión mal hecha del dispositivo es el límite de cálculo dominante. Son de uso frecuente para vídeo, comunicaciones wideband u otras señales rápidas.
  • A sucesivo-aproximación ADC utiliza un comparador para rechazar las gamas de voltajes, colocando eventual en una gama final del voltaje. La aproximación sucesiva trabaja constantemente comparando el voltaje de entrada a la salida de un interno digital al convertidor de análogo (DAC, fed por el valor actual de la aproximación) hasta la mejor aproximación se alcanza. En cada paso en este proceso, un valor binario de la aproximación se almacena en un registro sucesivo de la aproximación (SAR). El SAR utiliza un voltaje de la referencia (que sea la señal más grande que el ADC es convertir) para las comparaciones. Por ejemplo si es el voltaje de entrada 60 V y el voltaje de la referencia es 100 V, en el 1r ciclo de reloj, 60 V se compara a 50 V (la referencia, dividida por dos. Éste es el voltaje en la salida del DAC interno cuando la entrada es un “1” seguido por ceros), y el voltaje del comparador es positivo (o “1”) (porque 60 V son 50 V mayor que). A este punto el primer dígito binario (MSB) se fija a un “1”. En el 2do ciclo de reloj el voltaje de entrada se compara a 75 V (siendo intermedio entre 100 y 50 V: Ésta es la salida del DAC interno cuando su entrada es “11” seguidos por ceros) porque 60 V son menos de 75 V, la salida del comparador ahora es negativa (o “0”). El segundo dígito binario es por lo tanto fijó a un “0”. En el 3ro ciclo de reloj, el voltaje de entrada se compara con 62.5 V (a medio camino entre 50 V y 75 V: Ésta es la salida del DAC interno cuando su entrada es “101” seguidos por ceros). La salida del comparador es negativa o “0” (porque 60 V son menos de 62.5 V) así que el tercer dígito binario se fija a un 0. El cuarto ciclo de reloj da lugar semejantemente al cuarto dígito que es un “1” (60 V son 56.25 V mayor que, la salida de DAC para “1001” seguido por ceros). El resultado de esto estaría en la forma binaria 1001. Esto también se llama pedacito-cargar la conversión, y es similar a a búsqueda binaria. El valor análogo se redondea al valor binario más cercano abajo, significando que es mediados de-se levanta este tipo del convertidor (véase arriba). Porque las aproximaciones son sucesivas (no simultáneo), la conversión toma un reloj-ciclo para cada pedacito de la resolución deseado. La frecuencia de reloj debe ser igual a la frecuencia de muestreo multiplicada por el número de los pedacitos de la resolución deseados. Por ejemplo, para muestrear audio en 44.1 kilociclos con 32 resoluciones del pedacito, una frecuencia de reloj sobre de 1.4 megaciclos sería requerida. ADCs de este tipo tiene buenas resoluciones y gamas absolutamente amplias. Son más complejos que algunos otros diseños.
  • A rampa-compare el ADC (también llamado el integrar, dual-cuesta o multi-cuesta El ADC) produce a señal saw-tooth que las rampas para arriba, entonces bajan rápidamente a cero. Cuando la rampa comienza, una cuenta del comienzo del contador de tiempo. Cuando el voltaje de la rampa empareja la entrada, se registra los fuegos de un comparador, y el valor del contador de tiempo. Los convertidores sincronizados de la rampa requieren el menos número de transistores. El tiempo de la rampa es sensible a la temperatura porque el circuito que genera la rampa es a menudo justo algunos simples oscilador. Hay dos soluciones: utilice un contador registrado que conduce a DAC y entonces utilice el comparador para preservar el valor del contador, o calibre la rampa sincronizada. Una ventaja especial del sistema del rampa-comparar es ésa que compara una segunda señal apenas requiere otro comparador, y otro registro almacenar el valor del voltaje. Un rampa-convertidor (no linear) muy simple se puede poner en ejecución con un microcontrolador y un resistor y condensador. Viceversa un condensador llenado se puede tomar de integrador, convertidor de la tiempo-a-amplitud, detector de la fase, muestra y asimiento circule, o circuito del pico y del asimiento y descargó. Esto tiene la ventaja que un lento comparador no puede ser disturbado por los cambios rápidos de la entrada.
  • A ADC delta-codificado tiene un up-down contador ese alimenta a digital al convertidor de análogo (DAC). La señal de entrada y los DAC ambas van a un comparador. El comparador controla el contador. El circuito utiliza la negativa regeneración del comparador ajustar el contador hasta la salida del DAC está bastante cercano a la señal de entrada. El número se lee en el contador. Los convertidores del delta tienen gamas muy amplias, y alta resolución, pero el tiempo de la conversión es dependiente en el nivel de la señal de entrada, aunque tendrá siempre un a lo peor garantizada. Los convertidores del delta son a menudo opciones muy buenas para leer señales del mundo real. La mayoría de las señales de sistemas físicos no cambian precipitadamente. Algunos convertidores combinan el delta y los acercamientos sucesivos de la aproximación; esto trabaja especialmente bien cuando los de alta frecuencia se saben para ser pequeños en magnitud.
  • A tubería ADC (también llamado quantizer subranging) utiliza dos o más pasos de subranging. Primero, se hace una conversión gruesa. En un segundo paso, la diferencia a la señal de entrada se determina con a digital al convertidor de análogo (DAC). Esta diferencia entonces es más fina convertido, y los resultados se combinan en un paso pasado. Esto se puede considerar un refinamiento de la aproximación sucesiva ADC en donde la señal de la referencia de la regeneración consiste en la conversión del interino de una gama entera de pedacitos (por ejemplo, cuatro pedacitos) más bien que apenas el pedacito siguiente-más-significativo. Combinando los méritos de la aproximación sucesiva y del ADCs de destello este tipo es rápido, tiene una alta resolución, y requiere solamente un tamaño pequeño del dado.
  • A Sigma-Delta ADC (también conocido como Delta-Sigma ADC) oversamples la señal deseada por un factor grande y filtros que la señal deseada congriega. Un número más pequeño de pedacitos que requerido se convierte generalmente usando un flash ADC después del filtro. La señal que resulta, junto con el error generado por los niveles discretos del flash, se retroactúa y se resta de la entrada al filtro. Esta regeneración negativa tiene el efecto de el formar del ruido el error debido al flash de modo que no aparezca en las frecuencias deseadas de la señal. Un filtro digital (filtro de la acción de diezmar) sigue el ADC que reduce la tarifa del muestreo, los filtros de señal de ruido indeseada y los aumentos la resolución de la salida. (modulación del sigma-delta, también llamado modulación de la delta-sigma)

El uso no electrónico de ADCs algunos proyecta generalmente similar a uno del antedicha.

Convertidores de analógico a digital comerciales

Éstos están generalmente circuitos integrados.

La mayoría de la muestra de los convertidores con 6 a 24 pedacitos de la resolución, y produzca menos de 1 megasample por segundo. Es raro conseguir más de 24 pedacitos de la resolución debido a ruido termal generado por los componentes pasivos tales como resistores. Para los usos audio y en temperaturas ambiente, tal ruido es generalmente un pequeño menos de 1 μV (microvoltio) de ruido blanco. Si el pedacito más significativo corresponde a un estándar 2 voltios de la señal de salida, éste traduce a un funcionamiento ruido-limitado que sea menos de 20~21 pedacitos, y evita la necesidad de cualesquiera el estremecerse. Los convertidores Mega- y del gigasample están disponibles, aunque (Feb de 2002). Los convertidores de Megasample se requieren en digital cámaras de vídeo, tarjetas video de la captura, y Tarjetas del sintonizador de la TV para convertir el vídeo análogo full-speed a los archivos video digitales. Los convertidores comerciales tienen generalmente ±0.5 a ±1.5 LSB error en su salida.

En muchos casos la pieza más costosa de un circuito integrado es los pernos, porque hacen el paquete más grande, y cada perno tiene que ser conectado con el silicio del circuito integrado. Para ahorrar los pernos, es común para que ADCs lento envíe sus datos un pedacito a la vez sobre a serial interconecte a la computadora, con el pedacito siguiente saliendo cuando una señal del reloj cambia el estado, opinión a partir de la cero a 5V. Esto ahorra bastantes pernos en el paquete del ADC, y en muchos casos, no hace el complejo del diseño total más. (Uniforme microprocesadores cuáles utilizan IO memoria-traz necesite solamente algunos pedacitos de un puerto al instrumento a autobús serial a un ADC.)

ADCs comercial tiene a menudo varias entradas que alimenten el mismo convertidor, generalmente con un análogo multiplexor. Diversos modelos del ADC pueden incluir muestra y asimiento circuitos, instrumentación amplificadores o diferencial entradas, donde está la diferencia la cantidad medida entre dos voltajes.

Usos

Uso a la grabación de la música

ADCs es integral a la tecnología actual de la reproducción de la música. Puesto que mucha producción de la música se hace en las computadoras, cuando se utiliza una grabación análoga, un ADC es necesario crear PCM secuencia de datos que va sobre a disco compacto.

La cosecha actual de los convertidores del ANUNCIO utilizados en música puede muestrear en las tarifas hasta 192 kilociclos. Mucha gente en el negocio considera esto un overkill y un bombo puro de la comercialización, debido a Teorema del muestreo de Nyquist-Shannon. Puestos simplemente, dicen que la forma de onda análoga no tiene bastante información en ella para hacer necesario tales altas tarifas del muestreo, y las técnicas típicas de la grabación para el audio de alta fidelidad están muestreadas generalmente en 44.1 kilociclos (el estándar para el CD) o 48 kilociclos (de de uso general para los usos de la difusión de radio/TV). Sin embargo, esta clase de espacio libre de la anchura de banda permite el uso de más barato o más rápidamente anti-aliasing filtros de cuestas de filtración menos severas. Los autores de oversampling afirman que tales filtros más bajos del anti-aliasing producen efectos menos deletéreos sobre calidad de sonido, exactamente debido a sus cuestas más apacibles. Otros prefieren la conversión enteramente filterless del ANUNCIO, discutiendo que el aliasing es menos perjudicial a la opinión sana que la filtración del brickwall de la pre-conversión. La literatura considerable existe en estas materias, pero las consideraciones comerciales desempeñan a menudo un papel significativo. La mayoría del expediente de los estudios de grabación del alto-perfil en 24 PCM de bit/192-176.4 kilociclo o adentro DSD los formatos, y entonces el downsample o diezman la señal para la producción del CD del Rojo-Libro.

Otros usos

Los convertidores del ANUNCIO se utilizan virtualmente por todas partes donde una señal análoga tiene que ser procesada, ser almacenada, o ser transportada en forma digital. Se utiliza ADCs video rápido, por ejemplo, adentro Tarjetas del sintonizador de la TV. La en-viruta lenta 8, 10, 12, o 16 el pedacito ADCs es común adentro microcontroladores. ADCs muy rápido se necesita adentro osciloscopios digitales, y sea crucial para los nuevos usos como radio definida software. La gama dinámica del ADC es también importante.

Vea también

Referencias

Acoplamientos externos

The original article is from Wikipedia. To view the original article please click here.
Creative Commons Licence

 
Custom Search